日

OFFICE PATENT

August 27, 2005 703-205-800E 1248-0405P 1 OF 1

111HI SUU CH

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年12月26日

出願

Application Number:

特願2002-378345

[ST.10/C]:

[JP2002-378345]

出 人

Applicant(s):

シャープ株式会社

2003年 6月17日

特許 庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

02J04069

【提出日】

平成14年12月26日

【あて先】

特許庁長官 殿

【国際特許分類】

H04B 1/26

H04L 5/14

H04L 27/00

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

松浦 修二

【特許出願人】

【識別番号】

000005049

【氏名又は名称】 シャープ株式会社・

【代理人】

【識別番号】

100080034

【弁理士】

【氏名又は名称】 原 謙三

【電話番号】

06-6351-4384

【選任した代理人】

【識別番号】

100113701

【弁理士】

【氏名又は名称】 木島 隆一

【選任した代理人】

【識別番号】 100116241

【弁理士】

【氏名又は名称】 金子 一郎

【手数料の表示】

【予納台帳番号】 003229

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0208489

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 ケーブルモデム用チューナおよびこれを備えたケーブルモデム 【特許請求の範囲】

【請求項1】

通信回線に対して、アナログ信号の送受信を行うチューナと、上記チューナに おける送受信信号の変復調処理を行う信号処理部とを備えたケーブルモデムに用 いられ、上記通信回線から送られてきた信号を受信する受信処理部と、上記信号 処理部から伝送された信号を上記通信回線に対して送信するリターンパス回路と を備えたケーブルモデム用チューナであって、

上記リターンパス回路が、上記信号処理部から伝送された信号の電力増幅を行うリターンパス増幅回路を備えていることを特徴とするケーブルモデム用チューナ。

【請求項2】

上記リターンパス回路が、上記信号処理部から伝送された信号に含まれるノイズを除去するフィルタを備えていることを特徴とする請求項1記載のケーブルモデム用チューナ。

【請求項3】

上記リターンパス増幅回路に対して供給される電源と、該リターンパス増幅回路以外の構成に対して供給される電源とが、別系統の経路で供給されることを特徴とする請求項1または2記載のケーブルモデム用チューナ。

【請求項4】

上記受信処理部および上記リターンパス回路を構成する回路が、基板の片面に 形成されていることを特徴とする請求項1、2、または3記載のケーブルモデム 用チューナ。

【請求項5】

上記リターンパス回路が、上記リターンパス増幅回路からの平衡出力を不平衡 出力に変換する平衡不平衡変換トランスと、上記平衡不平衡変換トランスの出力 側に設けられた整合用インダクタとを備えていることを特徴とする請求項1ない し4のいずれか一項に記載のケーブルモデム用チューナ。

【請求項6】

上記リターンパス回路の周囲に、電気的および電磁的なシールド効果を有する 仕切部材が設けられていることを特徴とする請求項1ないし5のいずれか一項に 記載のケーブルモデム用チューナ。

【請求項7】

上記受信処理部が、周波数変換処理を行う際に用いられるPLL回路と、上記PLL回路に電源を供給するレギュレータとしてのDC-DCコンバータとを備えているとともに、

上記DC-DCコンバータの周囲に、電気的および電磁的なシールド効果を有する仕切部材が設けられていることを特徴とする請求項1ないし6のいずれか一項に記載のケーブルモデム用チューナ。

【請求項8】

上記受信処理部が、受信した信号の周波数を中間周波数に変換するシングルコンバージョン方式によって受信処理を行うとともに、上記信号処理部から伝送されるIF AGC信号に基づいて中間周波信号を増幅する中間周波数AGC増幅回路を備えていることを特徴とする請求項1ないし7のいずれか一項に記載のケーブルモデム用チューナ。

【請求項9】

請求項1ないし8のいずれか一項に記載のケーブルモデム用チューナと、

上記ケーブルモデム用チューナにおける送受信信号の変復調処理を行う信号処理部とを備えたことを特徴とするケーブルモデム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、例えばケーブルテレビネットワークの通信回線を利用したケーブル接続方式によってデータ通信を行う際に用いられるケーブルモデム用チューナに関するものである。

[0002]

【従来の技術】

昨今、通信インフラの整備に伴い、インターネットを利用して、例えば音楽データや動画像データなどのサイズの大きいデータが送受信されるようになっている。このような状況において、一般家庭においても高速データ通信が可能な環境が望まれてきており、例えば公衆電話回線を利用したADSL(Asymmetric Digital Subscriber Line)方式や、ケーブルテレビネットワークの通信回線を利用したケーブル接続方式などによるインターネット接続環境が広く普及してきている

[0003]

ケーブル接続方式では、従来、幹線ネットワークおよび各家庭への引き込み線は、同軸ケーブルによって構成されていた。しかしながら、上記のようにインターネット接続などのデータ通信の利用が拡大する傾向にあり、ベストエフォート方式による通信方式の場合、ユーザの利用が集中すると、各ユーザにおける通信速度が著しく低下するという問題が生じている。

[0004]

そこで、ケーブルネットワークにおけるデータ通信容量を増大させるために、 幹線ネットワーク部分を光ファイバ化するHFC(Hybrid Fiber/Coaxial)方式の 導入が進められている。これにより、ユーザの利用が集中する時間帯においても 、各ユーザに対して数Mビット/秒の広帯域データ通信サービスを提供すること が可能となる。

[0005]

例えば、ケーブルネットワークにおいて用いるデータ通信の変調方式として、もはや先端技術ではない64QAM(Quadrature Amplitude Modulation)を用いた場合でも、帯域幅6MHzで伝送速度30Mビット/秒の高速データ通信を行うことが可能であり、実際には、ケーブルテレビの空きチャンネルを利用することによって、4Mビット/秒~27Mビット/秒の伝送速度を実現できる。このように高速アナログ通信網であるケーブルネットワークを利用してデジタル信号の送受信を行う際に用いられるものがケーブルモデムである。

[0006]

以下、従来のケーブルモデムのチューナについて、図8に示すブロック図を参

照しながら説明する。ケーブルモデムは、チューナおよびデジタル信号処理回路 などから構成され、図8は、チューナの概略構成を示すものとなっている。

[0007]

ケーブルモデム用チューナは、例えば $470\sim860$ MHzの信号を受信する UHFバンド(B3バンド)受信回路、 $170\sim470$ MHzの信号を受信する VHF Highバンド(B2バンド)受信回路、および、 $54\sim170$ MHz の信号を受信するVHF Lowバンド(B1バンド)受信回路から構成される

[0008]

ケーブル回線は入力端子101に接続されており、この端子を介してCATV信号が送受信される。CATV信号は、ケーブルモデムからケーブル回線側へ送信されるアップストリーム信号と、ケーブル回線側からケーブルモデムへ送信されるダウンストリーム信号とからなる。アップストリーム信号は、5~42MH、zの信号で構成され、ダウンストリーム信号は、54~860MHzの信号で構成される。

[0009]

アップストリーム信号は、データ端子141に対して、デジタル信号処理回路におけるQPSK送信機から送られる直交位相変位変調(QPSK:quadrature phase shift keying)されたデータ信号として入力される。データ端子141に入力されたデータ信号は、アップストリーム回路としてのL. P. F(Low Pass Filter)140を介して、入力端子101からケーブル回線側に送信される。

[0010]

一方、ダウンストリーム信号は、IF(中間周波)フィルタとしてのH.P. F(High Pass Filter)102を通過した後、入力切替回路103・104・105に入力されることによって、UHFバンド受信回路、VHF Highバンド受信回路、およびVHF Lowバンド受信回路における処理が行われる。上記のH.P.F102は、5~46MHzを減衰域、54MHz以上を通過域とするハイパスフィルタである。各バンドの受信回路は、それぞれ受信チャンネルに応じて動作状態となり、受信チャンネル以外のバンドの受信回路は動作しないよ

うになっている。

[0011]

次に、各バンドの受信回路における動作について説明する。CATV信号は、 入力切替回路103・104・105を通過した後、高周波増幅入力回路106・107・108に入り、高周波増幅器109・110・111において増幅され、高周波増幅出力同調回路112・113・114によって受信信号が導出される。その後、この受信信号は、ミキサー回路115・116・117および局部発振回路118・119・120によって周波数変換される。以上のように各バンドの受信回路において信号処理が行われた後に、各バンドの受信回路からの出力信号が、中間周波増幅回路121にてIF増幅された後、IF出力端子122から出力される。

[0012]

【特許文献1】

特開平5-014058号公報(公開日1993年1月22日)

[0013]

【発明が解決しようとする課題】

ケーブルモデムは、上記のような構成のチューナと、チューナによって受信された信号を復調するQAM復調回路などからなる信号処理部とによって構成される。図8に示すように、チューナは基本的にはアナログ回路によって構成される一方、信号処理部は、A/Dコンバータ以降の回路はデジタル回路によって構成されることになる。したがって、チューナはアナログ回路技術者によって設計され、信号処理部はデジタル回路技術者によって設計される場合が多い。

[0014]

ここで、アップストリーム信号は、所定の電圧に増幅してからケーブル回線に対して出力される必要があるが、このアップストリーム信号を増幅するリターンパス増幅回路は、従来では、リターンパス増幅回路は信号処理部側に設けられていた。この場合、アナログ回路によって構成されるリターンパス増幅回路の設計はデジタル回路技術者によって設計されていた。しかしながら、チューナにおける性能は各種規格によって厳しく規定されており、この規定を満たすようにリタ

ーンパス増幅回路を設計することは、デジタル回路技術者にとっては困難であり、

、時間およびコストが非常にかかっていた。

[0015]

本発明は上記の問題点を解決するためになされたもので、その目的は、チューナの開発コストおよび開発時間を削減するとともに、ケーブルモデム自体の小型化および伝送特性の改善を実現するケーブルモデム用チューナおよびケーブルモデムを提供することにある。

[0016]

【課題を解決するための手段】

上記の課題を解決するために、本発明に係るケーブルモデム用チューナは、通信回線に対して、アナログ信号の送受信を行うチューナと、上記チューナにおける送受信信号の変復調処理を行う信号処理部とを備えたケーブルモデムに用いられ、上記通信回線から送られてきた信号を受信する受信処理部と、上記信号処理部から伝送された信号を上記通信回線に対して送信するリターンパス回路とを備えたケーブルモデム用チューナであって、上記リターンパス回路が、上記信号処理部から伝送された信号の電力増幅を行うリターンパス増幅回路を備えていることを特徴としている。

[0017]

上記のように、ケーブルモデムは、チューナと信号処理部とから構成される。 チューナは、基本的にアナログ回路によって構成されており、信号処理部は基本 的にデジタル回路によって構成されているので、それぞれアナログ回路技術者お よびデジタル回路技術者によって開発・設計されることになる。

[0018]

従来では、リターンパス増幅回路は信号処理部側に設けられており、これに従って、アナログ回路によって構成されるリターンパス増幅回路の設計はデジタル回路技術者によって設計されていたが、前記したように、リターンパス増幅回路を設計することはデジタル回路技術者にとっては困難であり、時間およびコストが非常にかかっていた。

[0019]

これに対して、上記の構成では、リターンパス増幅回路がチューナに内蔵される構成となっている。したがって、リターンパス増幅回路をアナログ技術者によって設計することが可能となり、開発コストおよび開発時間を大幅に削減することが可能となる。

[0020]

また、上記のような経済性のメリットがあるだけでなく、ケーブルモデム自体 の小型化を図ることができるとともに、伝送特性(振幅特性、位相特性)を改善 することもできる。

[0021]

詳しく説明すると、上記したように、従来リターンパス増幅回路はチューナの外(ケーブルモデムの信号処理部側)に配置されていたが、上記の構成ではチューナ内部に内蔵されているため、チューナの形状が従来と同じとした場合、リターンパス増幅回路の回路面積の分だけケーブルモデムの小型化が図れることになる。

[0022]

また、従来リターンパス増幅回路はチューナの外に配置されていたため、上り信号の送信部からチューナまでの基板のパターンの引き回し配線長が長く伝送特性が劣化していた。これに対して、上記の構成ではリターンパス増幅回路がチューナに内蔵されているため、上記の引き回し配線長が短くなり、伝送特性(システムクロックなどのスプリアスの混入を含む)が改善されることになる。

[0023]

また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記 リターンパス回路が、上記信号処理部から伝送された信号に含まれるノイズを除 去するフィルタを備えている構成としてもよい。

[0024]

信号処理部から伝送される信号には、伝送すべき信号の他に、通常20~30 MHz前後のシステムクロックが含まれている。よって、この2つの信号が結合することによって信号に歪みが生じ、スプリアスエミッションが発生することになる。これに対して、上記の構成によれば、リターンパス回路に、信号処理部か

ら伝送された信号に含まれるノイズを除去するフィルタが設けられているので、 このスプリアスエミッションを低減することが可能となる。なお、スプリアスエ ミッションの周波数帯域は、通常、伝送すべき信号の周波数帯域とは離れている ので、上記のようにフィルタによってノイズを除去することが可能となる。

[0025]

また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記 リターンパス増幅回路に対して供給される電源と、該リターンパス増幅回路以外 の構成に対して供給される電源とが、別系統の経路で供給される構成としてもよ い。

[0026]

リターンパス回路では、省電力を実現するために、データ信号を送信する時にのみリターンパス増幅回路に対して電源が供給されるスタンバイ方式が採られることが考えられる。この場合、データ信号の送信時にリターンパス増幅回路に対して電源を供給する際には、瞬間的に電流が大きく変動することになる。これに伴って、リターンパス増幅回路以外の構成に対する電源供給の電流が変動することになり、リップルが発生することによって、他の構成における動作に悪影響を与えることになる。

[0027]

これに対して、上記の構成では、リターンパス増幅回路に対して供給される電源と、該リターンパス増幅回路以外の構成に対して供給される電源とが、別系統の経路で供給されるようになっているので、データ送信時におけるリターンパス増幅回路への電源供給に伴う電流変動の影響が他の構成に対して及ぶことを防止することができる。よって、リターンパス増幅回路以外の構成の安定動作を実現することが可能となる。

[0028]

また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記 受信処理部および上記リターンパス回路を構成する回路が、基板の片面に形成さ れている構成としてもよい。

[0029]

ケーブルモデム用チューナにおいて、各構成要素の回路を基板に形成する方式としては、基板の両面に回路を形成する両面基板方式と、基板の片面に回路を形成する片面基板方式とがある。従来では、グランドパターンの自由度が高く、これにより歪み特性が良好となる両面基板方式が採用されていた。これに対して、上記の構成では、片面基板方式を採用しており、これにより、基板に回路を形成する際の加工コストを低くすることができるとともに、基板自体のコストも低くすることができる。

[0030]

また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記 リターンパス回路が、上記リターンパス増幅回路からの平衡出力を不平衡出力に 変換する平衡不平衡変換トランスと、上記平衡不平衡変換トランスの出力側に設 けられた整合用インダクタとを備えている構成としてもよい。

[0031]

上記の構成によれば、平衡不平衡変換トランスによって、リターンパス増幅回路からの平衡出力が、通信回線への送信に適した不平衡出力に変換されることになるが、この変換の際には、送信信号の周波数帯域となるノイズが生じることになる。これに対して、上記の構成では、平衡不平衡変換トランスの出力側に整合用インダクタが設けられており、これによって上記ノイズを除去することが可能となる。

[0032]

また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記リターンパス回路の周囲に、電気的および電磁的なシールド効果を有する仕切部材が設けられている構成としてもよい。

[0033]

リターンパス増幅回路の出力レベルは比較的高い値であることにより、周辺回路に対する影響による干渉が生じるという問題がある。この干渉によって、例えば、ダウンストリーム信号およびアップストリーム信号に歪みが生じることがある。これに対して、上記の構成によれば、リターンパス増幅回路を含むリターンパス回路の周囲には、電気的および電磁的なシールド効果を有する仕切部材が設

けられているので、上記の問題を解消することができる。

[0034]

また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記 受信処理部が、周波数変換処理を行う際に用いられるPLL回路と、上記PLL 回路に電源を供給するレギュレータとしてのDC-DCコンバータとを備えてい るとともに、上記DC-DCコンバータの周囲に、電気的および電磁的なシール ド効果を有する仕切部材が設けられている構成としてもよい。

[0035]

上記の構成では、周波数変換処理を行う際に用いられるPLL回路に電源を供給するDC-DCコンバータが設けられている。これにより、PLL回路に安定した電圧の電源を供給することができるので、PLL回路を安定動作させることが可能となり、受信処理部における周波数変換処理を正確に行うことが可能となる。

[0036]

しかしながら、DC-DCコンバータには100kHz前後の発振器が内蔵されており、これにより、DC-DCコンバータからの出力にはスプリアスノイズが発生することになる。また、DC-DCコンバータにはインダクタが設けられており、このインダクタから発生する磁界が、チューナに設けられている各種インダクタに影響を与えることも考えられる。

[0037]

これに対して、上記の構成によれば、DC-DCコンバータの周囲には、電気的および電磁的なシールド効果を有する仕切部材が設けられているので、上記の問題を解消することができる。

[0038]

また、本発明に係るケーブルモデム用チューナは、上記の構成において、上記受信処理部が、受信した信号の周波数を中間周波数に変換するシングルコンバージョン方式によって受信処理を行うとともに、上記信号処理部から伝送されるIF AGC信号に基づいて中間周波信号を増幅する中間周波数AGC増幅回路を備えている構成としてもよい。

[0039]

従来では、IF AGC信号に基づいて中間周波信号を増幅する中間周波数AGC増幅回路は、信号処理部が設けられているボード上に形成されていた。このように、中間周波数AGC増幅回路がデジタル回路側であるボード上に設けられる場合、これらの構成の設計をデジタル回路技術者が行うことになる。しかしながら、これらの構成に関してチューニングを行う際にはアナログ回路の知識が必要であり、特に、最適なMSE(SNR(Signal to Noise Ratio)) およびBERT(Bit Error Rate)を引き出すことは、デジタル回路技術者にとっては極めて困難であった。また、DOCSIS(Data-over-cable service interface specification)におけるPHY17Hの規定を満たしているかの評価にも、アナログ回路技術者とデジタル回路技術者とが共同して行う必要があり、多大な時間がかかっていた。

[0040]

これに対して、上記の構成によれば、中間周波数AGC増幅回路がチューナ側に設けられているので、これらの構成の設計を、アナログ回路技術者が行うことが可能となっている。これにより、最適な性能を引き出すためのチューニング、およびDOCSISの評価にかかる時間を大幅に削減することが可能となる。

[0041]

また、本発明に係るケーブルモデムは、上記本発明に係るケーブルモデム用チューナと、上記ケーブルモデム用チューナにおける送受信信号の変復調処理を行う信号処理部とを備えたことを特徴としている。

[0042]

上記の構成によれば、小型でかつ伝送特性の優れたケーブルモデムを提供する ことができる。

[0043]

【発明の実施の形態】

本発明の実施の一形態について図1ないし図6に基づいて説明すれば、以下の とおりである。

[0044]

(ケーブルモデムの全体構成)

本実施形態では、ケーブルテレビネットワークの通信回線を利用して、インターネット接続などのデータ通信を行う際に用いられるケーブルモデムについて説明する。図2は、本実施形態に係るケーブルモデムの概略構成を示すブロック図である。同図に示すように、このケーブルモデムは、チューナ41、信号処理部42、フラッシュメモリ43、表示部44、および電源45を備えた構成となっている。

[0045]

チューナ41は、ケーブルテレビネットワークの通信網を構成するケーブル回線から入力される信号の受信処理、および信号処理部42から出力された信号をケーブル回線側へ出力する送信処理を行うものである。このチューナ41は、入力信号周波数を中間周波数に変換するスーパーへテロダイン方式であるシングルコンバージョン方式によって受信処理を行うものとなっている。このチューナ41の詳細については後述する。

[0046]

信号処理部42は、QAM復調回路46、MAC回路47、およびデータ処理回路48を備えている。QAM復調回路46は、チューナ41から出力された信号をQAM復調する回路である。また、このQAM復調回路46は、チューナ41に対して、I²Cバス通信制御、IF AGC、およびRF AGCの制御を行う。MAC回路47は、MAC(Media Access Control)層プロトコルの処理を行う回路である。制御回路48は、信号処理部42における処理を全体的に制御する回路であり、例えばCPU(Central Processing Unit)などによって構成される。また、制御回路48は、信号処理部42側からケーブル回線に向けて出力すべき信号をチューナ41に対して送信するQPSK送信機を備えているとともに、デジタル制御信号を3Wire Bus制御方式によってチューナ41に対して送信する。この信号処理部42は、基本的にはLSIなどのデジタル信号処理回路が形成されたボード上に構成されるものである。

[0047]

また、この信号処理部42は、図示はしていないが、例えばパソコンなどの外

部機器への接続に用いられるインターフェースを有しており、これによって外部機器がケーブル回線を介してデータの送受信を行うことが可能となっている。上記インターフェースとしては、例えばUSBインターフェースやLANインターフェースなどが挙げられる。

[0048]

フラッシュメモリ43は、信号処理部42における制御回路48が制御を行う際に用いられるプログラムなどを記憶する不揮発性記憶手段である。表示部44は、ケーブルモデムにおける動作状態を表示するものであり、例えばLEDランプやLCDなどによって構成される。電源45は、ケーブルモデム内の各構成に電力供給を行うものである。

[0049]

(チューナの構成)

次に、上記チューナ41の構成について説明する。図1は、チューナ41の概略構成を示すブロック図である。チューナ41は、大きく分けて、受信処理部とリターンパス回路とから構成されている。前記したように、CATV信号は、ケーブルモデムからケーブル回線側へ送信されるアップストリーム信号と、ケーブル回線側からケーブルモデムへ受信されるダウンストリーム信号とからなる。アップストリーム信号は、5~42MHzの信号で構成され、ダウンストリーム信号は、54~860MHzの信号で構成される。そして、上記受信処理部は、ダウンストリーム信号の受信処理を行い、上記リターンパス回路は、アップストリーム信号の送信処理を行うことになる。

[0050]

受信処理部は、入力処理部、高周波処理部、および中間周波処理部に機能的に分かれている。入力処理部は、H. P. F(Highpass Filter) 2、および広帯域増幅回路 5 0 から構成されている。H. P. F 2 は、入出力端子 1 を介してケーブル回線から入力されたQAM信号から、ダウンストリーム信号の周波数帯域の信号を取り出すものである。広帯域増幅回路 5 0 は、H. P. F 2 を通過した信号を数 d B程度増幅する回路である。

[0051]

高周波処理部は、入力処理部から出力された高周波信号を、3種類の周波数帯域の信号に振り分け、各周波数帯域の信号に対して増幅、周波数変換などの処理を行うものである。周波数帯域としては、例えば470~860MHzのUHFバンド(B3バンド)、170~470MHzのVHF Highバンド(B2バンド)、および、54~170MHzのVHF Lowバンド(B1バンド)の3種類が挙げられ、それぞれの周波数帯域の信号を処理する回路が高周波処理部に設けられている。

[0052]

詳しく説明すると、髙周波処理部は、入力切替回路3・4・5、髙周波増幅入力同調回路6・7・8、髙周波増幅器9・10・11、髙周波増幅出力同調回路12・13・14、ミキサー回路15・16・17、局部発振回路18・19・20、DC-DCコンバータ62、およびPLL回路61を備えている。

[0053]

入力切替回路3・4・5は、広帯域増幅回路50から出力された信号を、各周波数帯域の信号に振り分けるものである。すなわち、入力された信号の周波数帯域に応じて入力切替回路3・4・5のいずれかがアクティブになり、アクティブになった入力切替回路以降の回路のみが高周波信号処理を行うことになる。

[0054]

そして、入力切替回路3・4・5から出力された信号は、高周波増幅入力同調回路6・7・8、高周波増幅器9・10・11、および高周波増幅出力同調回路12・13・14によって増幅処理される。ここで、高周波増幅器9・10・11にはAGC抵抗31・32・33を介して、QAM復調回路46から送信されたRF AGC信号が入力される。高周波増幅器9・10・11は、このRF AGC信号に基づいて増幅動作を行う。

[0055]

その後、この増幅処理された信号は、ミキサー回路15・16・17および局部発振回路18・19・20によって周波数変換される。ミキサー回路15・16・17は、該当するチャンネルに応じた周波数の局部発振信号と、増幅処理されたQAM信号とを混合することによって、中間周波信号に周波数変換する処理

を行う。局部発振回路18・19・20は、上記局部発振信号を生成するものである。この局部発振回路18・19・20は、PLL回路61による制御によって生成する信号の周波数を調整するようになっている。PLL回路61は、同調用電源回路としてのDC-DCコンバータ62から電源を供給している。

[0056]

中間周波処理部は、中間周波増幅回路21、デジタルSAWフィルタ22、中間周波数AGC増幅回路23から構成されている。中間周波増幅回路21は、高周波処理部から出力された中間周波信号を増幅するものである。デジタルSAWフィルタ22は、狭帯域通過フィルタとして機能するものであり、中間周波増幅回路21から出力された中間周波信号から、帯域外信号を除去するものである。

[0057]

中間周波数AGC増幅回路23は、デジタルSAWフィルタ22から出力された中間周波信号を増幅し、これをQAM復調回路46に向けて出力端子24から出力するものである。この中間周波数AGC増幅回路23には、QAM復調回路46から送信されたIF AGC信号がIF AGC信号入力端子25を介して入力される。中間周波数AGC増幅回路23は、このIF AGC信号に基づいて増幅動作を行う。

[0058]

一方、リターンパス回路は、L. P. F40、平衡不平衡変換トランス51、リターンパス増幅回路58、および平衡型L. P. F56を備えた構成となっている。アップストリーム信号は、信号処理部42における制御回路48から、QPSK信号として、データ信号入力端子57から入力される。

[0059]

平衡不平衡変換トランス51は、データ信号入力端子57から入力されたQPSK信号に対してフィルタをかけることにより、n次高調波成分を除去する処理を行う。リターンパス増幅回路58は、平衡不平衡変換トランス51から出力された信号に対して約30dBの電力増幅を行うものであり、前置増幅器55、デジタル利得制御回路54、および電力増幅回路52・53から構成される。

[0060]

デジタル利得制御回路 5 4 には、デジタル利得制御端子 5 9 …を介して、信号処理部 4 2 における制御回路 4 8 から 3 Wire Bus方式の制御信号が入力される。この制御信号に基づいて、デジタル利得制御回路 5 4 は、出力信号の出力レベルを+58dBmV~+5dBmVの範囲で1dBあるいは0.5dBのステップで出力制御するようになっている。

[0061]

電力増幅回路52・53は、デジタル利得制御回路54による制御に基づいて 出力信号の出力レベルを増幅する処理を行う。また、この電力増幅回路52・5 3には、リターンパス信号制御端子60が接続されており、このリターンパス信 号制御端子60から入力される制御信号によって、データ信号の送出遮断を行う ようになっている。この制御信号は、信号処理部42における制御回路48から 送信されるものである。

[0062]

平衡不平衡変換トランス51は、リターンパス増幅回路58から出力されたリターンパス信号のインピーダンス変換を行う。L. P. F(Lowpass Filter)40は、平衡不平衡変換トランス51から出力された信号に対して、帯域外の信号を除去する処理を行い、この出力信号が入出力端子1を介してケーブル回線に出力される。

[0063]

(リターンパス増幅回路の内蔵)

以上のように、本実施形態では、チューナ41において、リターンパス回路内 にリターンパス増幅回路58が設けられた構成となっている。これにより、次の ような効果を奏することになる。

[0064]

従来では、リターンパス増幅回路はデジタル信号処理回路が形成されたボード側に設けられており、これに従って、アナログ回路によって構成されるリターンパス増幅回路の設計はデジタル回路技術者によって設計されていたが、前記したように、リターンパス増幅回路を設計することはデジタル回路技術者にとっては困難であり、時間およびコストが非常にかかっていた。

[0065]

これに対して、本実施形態の構成では、リターンパス増幅回路58がチューナ41に内蔵される構成となっている。したがって、リターンパス増幅回路58をアナログ技術者によって設計することが可能となり、開発コストおよび開発時間を大幅に削減することが可能となる。

[0066]

また、従来リターンパス増幅回路58はチューナ41の外(ケーブルモデムのボード側)に配置されていたが、上記の構成ではチューナ41内部に内蔵されているため、チューナ41の形状が従来と同じとした場合、リターンパス増幅回路58の回路面積の分だけケーブルモデムの小型化が図れることになる。

[0067]

また、従来リターンパス増幅回路58はチューナ41の外に配置されていたため、上り信号の送信部からチューナ41までの基板のパターンの引き回し配線長が長く伝送特性が劣化していた。これに対して、本実施形態の構成ではリターンパス増幅回路58がチューナ41に内蔵されているため、上記の引き回し配線長が短くなり、伝送特性(システムクロックなどのスプリアスの混入を含む)が改善されることになる。

[0068]

(IF AGC増幅回路の内蔵)

上記したように、中間周波処理部は、中間周波増幅回路21、デジタルSAWフィルタ22、および中間周波数AGC増幅回路23を備えた構成となっている。すなわち、これらの構成がチューナ41に内蔵されていることになる。

[0069]

ここで、従来では、チューナに設けられる中間周波処理部としては、従来の技術で図8に示したように、中間周波増幅回路121のみが設けられた構成となっており、デジタルSAWフィルタ、および中間周波数AGC増幅回路は、チューナ側ではなく、信号処理部が設けられているボード上に形成されていた。

[0070]

ケーブルモデムを開発する際には、チューナ部は、アナログ回路によってほと

んどが構成されるので、アナログ回路技術者が設計を行い、信号処理部は、デジタル回路によってほとんどが構成されるので、デジタル回路技術者が設計を行うようになっている場合が多い。

[0071]

ここで、デジタルSAWフィルタ、および中間周波数AGC増幅回路がデジタル回路側であるボード上に設けられる場合、これらの構成の設計をデジタル回路技術者が行うことになる。しかしながら、これらの構成に関してチューニングを行う際にはアナログ回路の知識が必要であり、特に、最適なMSE(SNR(Signal to Noise Ratio))およびBERT(Bit Error Rate)を引き出すことは、デジタル回路技術者にとっては極めて困難であった。また、DOCSISにおけるPHY17Hの規定を満たしているかの評価にも、アナログ回路技術者とデジタル回路技術者とが共同して行う必要があり、多大な時間がかかっていた。

[0072]

これに対して、本実施形態では、上記のように、デジタルSAWフィルタ22、および中間周波数AGC増幅回路23がチューナ41側に設けられているので、これらの構成の設計を、アナログ回路技術者が行うことが可能となっている。これにより、最適な性能を引き出すためのチューニング、およびDOCSISの評価にかかる時間を大幅に削減することが可能となる。

[0073]

(リターンパス回路における歪み特性の緩和)

リターンパス回路には、アップストリーム信号の他に、通常20~30MHz 前後のシステムクロックがデータ信号入力端子57から入力されている。よって、この2つの信号が結合することによって信号に歪みが生じ、スプリアスエミッションが発生することになる。

[0074]

一方、ケーブルモデムの電気性能を公に規定する規格として、DOCSISと呼ばれる規格が存在している。このDOCSISにおけるPHY17Hには、ダウンストリーム信号に対する性能品質の保証に関する規定が示されており、具体的には、QAMの受信信号に対するBERT(Bit Error Rate)の規定、および妨

害信号に対する影響度の規定が示されている。このDOCSISにおけるPHY 17Hの規定では、ダウンストリーム信号における受信帯域 (out of band)での スプリアスエミッションは、-50dBmV以下と規定されている。

[0075]

この受信帯域でのスプリアスエミッションを低減するために、本実施形態では、上記のように、データ信号入力端子57とリターンパス増幅回路58との間に、平衡型L.P.F56が挿入されている。この平衡型L.P.F58は、本実施形態では遮断周波数を50MHzと設定する。これにより、受信帯域でのスプリアスエミッションを抑制することが可能となり、DOCSISにおけるPHY17Hの規定を満たすことが可能となる。

[0076]

なお、リターンパス増幅回路58を構成するICに対しての入力回路は一般的に平衡入力であるので、挿入されるL. P. Fは本実施形態では平衡型としているが、これに限定されるものではなく、通常の不平衡型のL. P. Fを用いてもかまわない。平衡型L. P. Fは、不平衡型L. P. Fと比較して、不平衡ノイズの影響を受けにくいというメリットがあるが、回路部品が多くなるというデメリットがある。

[0077]

また、DOCSISにおけるPHY17Hには、リターンパス増幅回路に対して、QPSK信号で+58dBmV、16QAM信号で+55dBmV以上の出力を要求するとともに、この出力レベルにおける高調波歪みの相対比が-47dBc以上となっていることを要求する規定がある。

[0078]

このリターンパス増幅回路における高調波歪みを低減するために、本実施形態では、リターンパス回路を図3に示すような構成としている。なお、同図において、平衡型L. P. F56は省略してある。同図に示すように、平衡不平衡変換トランス51は、そのインダクタの中点に中点設置用コンデンサCeが接続されており、これによりバルントランスが構成されている。そして、平衡不平衡変換トランス51とL. P. F40との間には、整合用インダクタLsが挿入されて

いる。インバンド($5\sim4~2\,\mathrm{MHz}$)の帯域において、バルントランスとしての平衡不平衡変換トランス5~1の出力インピーダンスは変動することになるが、整合用インダクタLsが挿入されることによって、インバンドスプリアスによる歪みが抑制されることになる。これは、整合用インダクタLsが挿入されることによって不整合ロスが生じ、リターンパス増幅回路5~8における歪率が改善されるからである。

[0079]

(DC-DCコンバータ)

次に、DC-DCコンバータ62について説明する。DC-DCコンバータ62は、PLL回路61に対する同調用電源回路であり、通常30V~33Vの電圧が要求される。図4は、DC-DCコンバータ62の構成を示す回路図である。同図に示すように、DC-DCコンバータ62は、ICで示されるステップアップコンバータ(レギュレータ)、L1・L2で示されるインダクタ、C1・C2・C4で示される平滑用の電解コンデンサ、C3・C5・C6で示される高周波バイパス用のコンデンサ、R1・R2で示される出力電圧設定用のバイアス抵抗、およびR3で示される抵抗を備えている。なお、図中+Bで示される端子からは、電源45から供給される電力が入力される。ここで供給される電源は、チューナ用の電源電圧である5Vラインからの電源となる。また、出力されるDC30Vは、PLL回路61に対して出力される。

[0080]

インダクタL1および電解コンデンサ $C1 \cdot C2$ によって、+Bラインから流入するスプリアスを低減するためのラインフィルタが構成される。また、インダクタL2は、ランプアップ用インダクタとして機能するものである。また、抵抗R3およびコンデンサ $C5 \cdot C6$ によって、PLL回路61へ出力される電力に含まれる低周波ノイズを低減する出力ノイズフィルタが構成される。

[0081]

レギュレータの方式としては種々のものが存在するが、本実施形態では、 PW M (Pulse Width Modulation)制御方式のブースト型のコンバータを用い、電源からの供給電圧である 5 Vを 3 O V \sim 3 3 V に昇圧するものとする。なお、レギュ

レータとして、チャージポンプ型のコンバータを用いても構わない。ブースト型のコンバータは、チャージポンプ型のコンバータと比較して、回路の占有面積が小さく、また汎用性が高いというメリットがあるが、スプリアスノイズ、フェイズノイズに対する特性が良くないというデメリットがある。チューナ用レギュレータとしては、低ノイズが要求される一方、効率及び出力容量に関しての要求は低くなっている。この意味では、チャージポンプ型のコンバータは理想的であるが、汎用性および小型化の面を優先することを理由に、本実施形態ではブースト型のコンバータを用いている。すなわち、本実施形態では、汎用性および小型化の面を考慮してブースト型のコンバータを用い、このブースト型のコンバータの欠点であるノイズ特性に対しては、出力ノイズフィルタを設けることによって対応していることになる。

[0082]

(チューナのシャーシ構成)

次に、本実施形態におけるチューナ41のシャーシ構成について説明する。図5は、チューナ41のシャーシ構成を示す断面図である。チューナ41は、0.6mm厚の鋼板を箱状に折り曲げ加工した筐体の中に、各構成要素としての回路が配置された構成となっている。

[0083]

同図において、71はF型接栓によって構成される入出力端子である。この入出力端子71は、図1に示す入出力端子1に相当するものである。領域72には、ダイプレクサー回路が配置される。このダイプレクサー回路は、図1に示すH. P. F2およびL. P. F40に相当するものである。領域73には、リターンパス回路が配置される。

[0084]

領域74には、広帯域増幅回路50、入力切替回路3・4・5、および高周波増幅入力同調回路6・7・8が配置される。領域75には、高周波増幅器9・10・11、AGC抵抗31・32・33、および高周波増幅出力同調回路12・13・14が配置される。領域76には、ミキサー回路15・16・17、局部発振回路18・19・20、およびPLL回路61が配置される。領域77には

、中間周波増幅回路21、デジタルSAWフィルタ22、および中間周波数AG C増幅回路23が配置される。領域78には、DC-DCコンバータ62が配置 される。

[0085]

上記の各領域に形成された回路は、基板の片面に形成されており、各領域の境界(図中でa~gに示す)には、仕切部材が形成されている。この仕切部材は、SPTC(錫メッキ鋼板)によって構成されており、電気的および電磁的なシールド効果を有するものとなっている。これにより、各領域内で発生する電気的および電磁的なノイズが他の領域に影響を与えることを抑制することができる。

[0086]

また、図5に示すシャーシの下部には、hで示される端子が形成されており、この端子が、図2に示す信号処理部42を構成するボードに接続されることになる。すなわち、チューナ41と信号処理部42との配線接続は、端子h…を介して行われることになる。

[0087]

まず、本実施形態で採用している片面基板方式について説明する。従来のチューナでは、基板の両面に各構成要素としての回路が形成される両面基板方式が採用されていた。これは、両面基板方式は、基板の片面に回路を構成する片面基板方式と比較して、歪み特性が有利となるという理由によるものである。

[0088]

なお、両面基板方式では歪み特性が有利となる理由は、歪み特性は、グランドパターンが低電位である方が好ましいことになるが、両面基板方式の場合、グランドパターンを低電位に設計することが可能であるからである。例えば基板におけるアースが2カ所あった場合、基板上の各回路でのアース配線は、両面基板の場合には基板に設けたスルーホールなどを介して比較的短い配線にすることができるが、片面基板の場合には、平面上でアース配線を引き回す必要が生じることになる。すなわち、両面基板の方が、片面基板に比べてアース配線を短くすることが可能であり、アース配線がノイズを拾うことによる歪みを小さくすることができることになる。

[0089]

しかしながら、両面基板方式の場合、基板の両面に回路を形成することになるので、片面基板方式と比較して、基板に回路を形成する際の加工コストが高いというデメリットがある。また、両面基板方式の場合、両面に回路を形成することが可能な基板を用いる必要があり、基板自体のコストも高くなるというデメリットもある。

[0090]

そこで、本実施形態のチューナは、片面基板方式を採用するとともに、片面基板方式の問題である歪み特性を両面基板方式レベルにする構成としている。具体的には、リターンパス回路における電力増幅回路52・53のアース配線を、前置増幅器55のアース配線と交差しないようにアースパターンを設計する。図7は、L. P. F40、平衡不平衡変換トランス51、リターンパス増幅回路58、および平衡型L. P. F56の接続部周辺におけるアースパターンを示す図である。同図に示すように、リターンパス増幅回路58における入力側アースパターンEP1には、前置増幅器55およびデジタル利得制御回路54のアースが接続されており、出力側アースパターンEP2には、電力増幅回路52・53、L. P. F40、および平衡不平衡変換トランス51のアースが接続されている。

[0091]

このように、リターンパス回路における電力増幅回路 5 2・5 3 のアース配線を、前置増幅器 5 5 のアース配線と交差しないようにアースパターンを設計することによって、両面基板方式レベルの歪み特性とすることができる。また、図7に示すように、リターンパス増幅回路 5 8 に対する周辺部品が、信号の流れが一方向となるように配置されているので、リターンパス増幅回路 5 8 のアイソレーションがとられるようになっている。さらに、平衡不平衡変換トランス 5 1 がリターンパス増幅回路 5 8 における I Cに最も近接した位置に配置されること、および、L. P. F 4 0 と平衡不平衡変換トランス 5 1 とのアースを共通とすることなども、歪み特性を改善するのに効果がある。

[0092]

次に、図5に示すシャーシ構成における各領域の配置について説明する。本実

施形態では、上記のように、リターンパス増幅回路58を含んだリターンパス回路がチューナ41に設けられている。この場合、リターンパス増幅回路58の出力レベルは+10dBmと比較的高い値であることにより、周辺回路に対する影響による干渉が生じるという問題がある。例えば、リターンパス増幅回路58の出力が大きいことによって、この出力がL. P. F40を介さずに直接広帯域増幅回路に入力されてしまうことがあり、これによってダウンストリーム信号およびアップストリーム信号に歪みが生じることがある。

[0093]

このような問題に対して、本実施形態では、上記のようにリターンパス回路が配置される領域 7 3 の周囲には、電気的および電磁的なシールド効果を有する仕切部材が設けられているので、チューナ4 1 にリターンパス増幅回路 5 8 を設けることによる問題を解消している。

[0094]

また、本実施形態では、上記のように、中間周波増幅回路21、デジタルSAWフィルタ22、および中間周波数AGC増幅回路23がチューナ41に内蔵された構成となっている。このような構成とする場合、DC-DCコンバータ62から発生するスプリアスが、中間周波増幅回路21や入出力端子1に誘導されることがある。なお、DC-DCコンバータ62におけるICには、100kHz前後の発振器が内蔵されており、上記のスプリアスは、この発振器の影響によって生じるものである。

[0095]

このような問題に対して、本実施形態では、上記のように、DC-DCコンバータ62が配置される領域78の周囲には、電気的および電磁的なシールド効果を有する仕切部材が設けられているので、チューナ41の内部にDC-DCコンバータ62と、中間周波増幅回路21、デジタルSAWフィルタ22、および中間周波数AGC増幅回路23とを共存して設けることによる問題を解消している

[0096]

また、DC-DCコンバータ62には、図4で示したように、インダクタL2

が設けられており、このインダクタL2から発生する磁界が、チューナ41に設けられているインダクタ、例えば局部発振回路18・19・20内に設けられているインダクタに影響を与えることが考えられる。また、DC-DCコンバータ62には、図4で示したように、ステップアップコンバータとしてのICが設けられており、このアース電流が、チューナ41におけるその他のアース配線に流入することによって悪影響を与えることも考えられる。

[0097]

このような問題に対して、本実施形態では、上記のように、DC-DCコンバータ62が配置される領域78の周囲には、電気的および電磁的なシールド効果を有する仕切部材が設けられているので、チューナ41の内部にDC-DCコンバータ62と、チューナ41のその他の回路とを共存して設けることによる問題を解消している。

[0098]

(チューナと電源との接続)

次に、チューナ41と電源45との接続について説明する。上記のように、チューナ41は、リターンパス増幅回路58を内蔵した構成となっている。

[0099]

ここで、リターンパス増幅回路58に対する電源供給と、チューナ41における他の回路に対する電源供給とを同時に行う場合、次のような問題が生じることになる。リターンパス回路では、データ信号を送信する時にのみリターンパス増幅回路58に対して電源が供給されるスタンバイ方式が採られている。これは、必要時にのみ電源供給を行うことによって省電力を実現することを目的としている。ここで、データ信号の送信時にリターンパス増幅回路58に対して電源を供給する際には、瞬間的に電流が100mA以上変動することになる。これに伴って、チューナ41における他の回路に対する電源供給の電流が変動することになり、リップルが発生することによって、他の回路における動作に悪影響を与えることになる。

[0100]

そこで、本実施形態では、リターンパス増幅回路58に対する電源供給によっ

て生じるリップルを抑制するために、チューナ41と電源45との間に、図6に示すようなデカップリング回路を設けている。同図において、+Brは、リターンパス増幅回路58への供給電源を示しており、+Btは、チューナ41における他の回路への供給電源を示している。同図に示すように、リターンパス増幅回路58への電源供給経路およびチューナ41における他の回路への電源供給経路には、それぞれ100μH以上のチョークコイルLと、100μF以上の電解コンデンサとからなるL. P. Fが挿入されている。これにより、リターンパス増幅回路58に対して瞬間的に大きな電流が供給された際でも、チューナ41における他の回路への電源供給にリップルが生じることを抑制することができる。

[0101]

【発明の効果】

以上のように、本発明に係るケーブルモデム用チューナは、上記リターンパス 回路が、上記信号処理部から伝送された信号の電力増幅を行うリターンパス増幅 回路を備えている構成である。

[0102] -

これにより、経済性のメリットがあるだけでなく、ケーブルモデム自体の小型 化を図ることができるとともに、伝送特性(振幅特性、位相特性)を改善する効果がある。

[0103]

また、本発明に係るケーブルモデム用チューナは、上記リターンパス回路が、 上記信号処理部から伝送された信号に含まれるノイズを除去するフィルタを備え ている構成としてもよい。

[0104]

これにより、上記の構成による効果に加えて、信号処理部から伝送される信号 に含まれているスプリアスエミッションを低減することが可能となるという効果 を奏する。

[0105]

また、本発明に係るケーブルモデム用チューナは、上記リターンパス増幅回路 に対して供給される電源と、該リターンパス増幅回路以外の構成に対して供給さ れる電源とが、別系統の経路で供給される構成としてもよい。

[0106]

これにより、上記の構成による効果に加えて、データ送信時におけるリターンパス増幅回路への電源供給に伴う電流変動の影響が他の構成に対して及ぶことを防止することができる。よって、リターンパス増幅回路以外の構成の安定動作を実現することが可能となるという効果を奏する。

[0107]

また、本発明に係るケーブルモデム用チューナは、上記受信処理部および上記 リターンパス回路を構成する回路が、基板の片面に形成されている構成としても よい。

[0108]

これにより、上記の構成による効果に加えて、基板に回路を形成する際の加工コストを低くすることができるとともに、基板自体のコストも低くすることができるという効果を奏する。

[0109]

また、本発明に係るケーブルモデム用チューナは、上記リターンパス回路が、 上記リターンパス増幅回路からの平衡出力を不平衡出力に変換する平衡不平衡変 換トランスと、上記平衡不平衡変換トランスの出力側に設けられた整合用インダ クタとを備えている構成としてもよい。

[0110]

これにより、上記の構成による効果に加えて、平衡不平衡変換トランスによって、リターンパス増幅回路からの平衡出力が、通信回線への送信に適した不平衡 出力に変換される際に生じる、送信信号の周波数帯域となるノイズを除去することが可能となるという効果を奏する。

[0111]

また、本発明に係るケーブルモデム用チューナは、上記リターンパス回路の周囲に、電気的および電磁的なシールド効果を有する仕切部材が設けられている構成としてもよい。

[0112]

これにより、上記の構成による効果に加えて、リターンパス増幅回路の出力レベルは比較的高い値であることにより、周辺回路に対する影響による干渉が生じるという問題を解消することができる。

[0113]

また、本発明に係るケーブルモデム用チューナは、上記受信処理部が、周波数変換処理を行う際に用いられるPLL回路と、上記PLL回路に電源を供給するレギュレータとしてのDC-DCコンバータとを備えているとともに、上記DC-DCコンバータの周囲に、電気的および電磁的なシールド効果を有する仕切部材が設けられている構成としてもよい。

[0114]

これにより、上記の構成による効果に加えて、DC-DCコンバータからの出力にはスプリアスノイズが発生するという問題を解消することができる。

[0115]

また、本発明に係るケーブルモデム用チューナは、上記受信処理部が、受信した信号の周波数を中間周波数に変換するシングルコンバージョン方式によって受信処理を行うとともに、上記信号処理部から伝送されるIF AGC信号に基づいて中間周波信号を増幅する中間周波数AGC増幅回路を備えている構成としてもよい。

[0116]

これにより、上記の構成による効果に加えて、中間周波数AGC増幅回路がチューナ側に設けられているので、これらの構成の設計を、アナログ回路技術者が行うことが可能となっている。これにより、最適な性能を引き出すためのチューニング、およびDOCSICの評価にかかる時間を大幅に削減することが可能となるという効果を奏する。

[0117]

また、本発明に係るケーブルモデムは、上記本発明に係るケーブルモデム用チューナと、上記ケーブルモデム用チューナにおける送受信信号の変復調処理を行う信号処理部とを備えた構成である。

[0118]

これにより、小型でかつ伝送特性の優れたケーブルモデムを提供することができるという効果を奏する。

【図面の簡単な説明】

【図1】

本発明の一実施形態に係るケーブルモデムが備えるチューナの概略構成を示すブロック図である。

【図2】

上記ケーブルモデムの概略構成を示すブロック図である。

【図3】

上記チューナが備えるリターンパス回路の構成を示す回路図である。

【図4】

上記チューナが備えるDC-DCコンバータの構成を示す回路図である。

【図5】

上記チューナのシャーシ構成を示す断面図である。

【図6】

チューナと電源との間に接続されるデカップリング回路の接続状態を示す回路図である。

【図7】

L. P. F、平衡不平衡変換トランス、リターンパス増幅回路、および平衡型 L. P. Fの接続部周辺におけるアースパターンを示す図である。

【図8】

従来のケーブルモデムが備えるチューナの概略構成を示すブロック図である。

【符号の説明】

1 入出力端子

2 H. P. F

 $3 \cdot 4 \cdot 5$

入力切替回路

 $6 \cdot 7 \cdot 8$

髙周波増幅入力同調回路

 $9 \cdot 10 \cdot 11$

髙周波増幅器

12 · 13 · 14


髙周波增幅出力同調回路

特2002-378345


- 15・16・17 ミキサー回路
- 18・19・20 局部発振回路
- 21 中間周波増幅回路
- 22 デジタルSAWフィルタ
- 23 中間周波数AGC增幅回路
- 40 L. P. F
- 41 チューナ
- 42 信号処理部
- 43 フラッシュメモリ
- 44 表示部
- 4 5 電源
- 51 平衡不平衡変換トランス
- 52・53 電力増幅回路
- 54 デジタル利得制御回路
- 55 前置增幅器
- 56 平衡型L. P. F
- 58 リターンパス増幅回路
- 61 PLL回路
- 62 DC-DCコンバータ

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



【書類名】 要約書

【要約】

【課題】 チューナの開発コストおよび開発時間を削減するとともに、ケーブルモデム自体の小型化および伝送特性の改善を実現するケーブルモデム用チューナを提供する。

【解決手段】 ケーブル回線から入力されたダウンストリーム信号を処理する受信処理部と、ケーブルモデム側からケーブル回線に向けて出力するアップストリーム信号を処理するリターンパス回路を備えたチューナにおいて、リターンパス回路が、リターンパス増幅回路58を備えた構成とする。

【選択図】 図1

出願人履歴情報

識別番号

[000005049]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

大阪府大阪市阿倍野区長池町22番22号

氏 名

シャープ株式会社